Interface trap effects in the design of a 4H-SiC MOSFET for low voltage applications / De Martino, G.; Pezzimenti, F.; Della Corte, F. G.. - (2018), pp. 147-150. (Intervento presentato al convegno 41st edition of the International Semiconductor Conference - CAS 2018).
Interface trap effects in the design of a 4H-SiC MOSFET for low voltage applications
G. De Martino;F. PEZZIMENTI;F. G. Della Corte
2018-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
